

数字系统设计第五次阅读报告


姓名：陈天乐

班级：无25

学号：

TVM

关于TVM，其是一个适应于多种硬件架构的端到端深度学习编译框架，对于目前主流的DL框架（TensorFlow, MXNet, Caffe, PyTorch）以及主流的后端硬件（CPU, GPU, ASIC）等都适用。其通过张量表达式语言将计算逻辑与调度优化分离，并且在Halide的方法下优化，使用了模拟退火算法，支持图级和算子级的优化。其关键创新点在于使用了ML方法的自动优化系统，通过cost model去搜索自由度极大的调度空间从而给出优化解，解决了传统框架依赖手工优化算子库的问题。




在论文有提到，尽管 TVM 支持多种后端硬件，但针对高度专用化 ASIC或新型 FPGA 的底层硬件原语时，仍需手动定义hardware intrinsics，比如像在做卷积计算常用到的GEMM算子。高度依赖领域知识和人工经验，比如在在FPGA部署中，硬件资源约束（如BRAM和DSP数量）需手动配置，导致自动化程度有限。

不仅如此，TVM主要聚焦于推理任务的优化，主要针对静态卷积神经网络等规则结构，对训练任务的动态计算图优化能力较弱。

TimeLoop

而对于TimeLoop，其是一个在给定约束条件下面向DNN的模型映射搜索和性能评估工具，强调了Model和Mapper的关联性。通过统一的硬件描述模板和映射空间约束，给出了一个系统性探索计算调度与数据搬移策略。其主要使用了legal map-pings的并行随机搜索启发式算法。核心创新优势是结合分析模型与映射搜索，量化不同架构在特定工作负载下的性能与能效，支持公平的架构对比与设计空间探索。



而TimeLoop的缺点也非常明显，其分析模型非常依赖规则化数据访问模式，对稀疏神经网络、动态层结构的支持有限，可能忽略一些微架构细节。同时TimeLoop采用形式化模型映射搜索最优解，但面对如Transformer这样的大规模神经网络，其组合优化空间庞大，可能导致搜索时间过长，难以满足边端设备的实时部署需求。

问题与挑战

通过这两个框架/工具以及课上的内容，神经网络在硬件上映射和部署的难点主要体现在以下几点：

- **硬件多样性与异构性**

不同后端硬件的计算范式差异显著。例如，GPU依赖SIMT并行，而存算一体芯片需依靠数据局部性进行良好的数据编排，导致同一模型需多套优化策略。此外，目前DL的主流框架与硬件厂商库的绑定更加加剧了生态分裂。一些硬件平台，如FPGA等，其编程需要开发人员具备硬件描述语言和电路原理等专业知识，且缺乏像TensorFlow、PyTorch这样成熟的软件开发框架的支持，开发门槛较高，限制了开发人员的数量和开发效率

- **动态性与灵活性的trade-off**

当前的工具还是基于传统的静态调度策略，难以适应运行时动态调整需求。对于动态输入形状、模型变体与稀疏结构的编译优化并不好。TVM在一些场景下甚至缺乏运行时自适应能力，仍然需要依赖预留资源或人工加以干预，自动化程度有限。

- **跨层协同优化缺失，硬件资源严重受限**

从这两篇论文看出，当前工具多聚焦单层优化，忽略全局数据流动对整体性能的影响，网络层间数据以及硬件共享资源的利用率并不高。同时，目前很多网络都部署在边端设备上，这些设备的其处理器性能有限，并且缺乏高级指令集架构来加速神经网络计算，难以满足神经网络大规模矩阵运算等复杂计算需求。